高通近日宣布，其高带宽计算（HBC）内存架构已完成初步验证。这项技术旨在通过近存计算缩短数据传输距离，以同时提升内存带宽、能效并降低制造成本。HBC架构将多层DRAM堆叠在一颗小型计算芯片上方，使内存更靠近计算单元。相比传统HBM需通过超宽总线连接，HBC通过简化结构，将部分计算任务移至底部芯片，从而减少了数据搬运能耗，并允许使用成本更低的二维有机基板进行连接。
在圣迭戈实验室完成的测试中，高通使用早期两层DRAM堆叠样品进行了验证。结果显示，HBC在每瓦带宽指标上能效超过HBM4五倍，尽管略低于此前预期的六倍。此外，测得的有效内存带宽是外置LPDDR5X方案的18倍以上。高通指出，正式出货产品将采用四层DRAM堆叠，目前尚未完成完整规模测试，但单堆栈容量有望超过当前HBM4产品水平。
首款集成HBC技术的芯片将是Dragonfly AI250加速器，该产品计划于明年上半年开始送样。HBC技术不仅应用于数据中心AI推理场景，未来也可能引入消费级Snapdragon产品。通过平衡内存容量、性能与成本，高通试图为大规模AI推理业务提供更具竞争力的方案。
芯片架构向近存计算演进，正成为平衡高性能内存需求与能效控制的关键路径。
