英伟达承认芯片设计走弯路:单核性能被牺牲多年智能体AI逼着改回来

据报道,英伟达Vera CPU团队在近期访谈中罕见承认,过去多年云端基础设施为追求核心数量,牺牲了单线程性能与IPC。而Agentic AI的爆发,正在迫使这一趋势发生逆转。英伟达团队回顾了数据中心C……

据报道,英伟达Vera CPU团队在近期访谈中罕见承认,过去多年云端基础设施为追求核心数量,牺牲了单线程性能与IPC。而Agentic AI的爆发,正在迫使这一趋势发生逆转。

英伟达团队回顾了数据中心CPU的演进路线:2010年代初期,英特尔等厂商以高主频、少核心为设计重心,单核性能强但总吞吐量低。随着超大规模云厂商崛起,行业转向规模经济,x86厂商从单晶粒设计转向多Chiplet布局,核心数大幅膨胀。

但核心数的扩张是以牺牲单核优化为代价的。英伟达团队直言,使用Chiplet后,芯片上根本没有足够空间去为每个核心做性能设计,单线程性能和IPC因此长期停滞。

Agentic AI改变了这一切。AI智能体在GPU与CPU之间高速循环执行任务,CPU必须瞬间完成顺序工作,才能避免昂贵的GPU闲置。这要求CPU在并发负载下依然保持强大的单线程性能和可预测的低延迟。

为此,Vera CPU放弃Chiplet路线,将全部88个Olympus核心与176个线程集成在单晶粒上。

据英伟达官方数据,Vera的单核性能最高可达AMD EPYC Venice的1.5倍,在智能体编排任务中比Sapphire Rapids快约2.2倍。这意味着英伟达正试图同时占据高单核性能与高吞吐量这两个过去难以兼得的象限。

THE END
免责声明:本站所使用的字体和图片文字等素材部分来源于互联网共享平台。如使用任何字体和图片文字有冒犯其版权所有方的,皆为无意。如您是字体厂商、图片文字厂商等版权方,且不允许本站使用您的字体和图片文字等素材,请联系我们,本站核实后将立即删除!任何版权方从未通知联系本站管理者停止使用,并索要赔偿或上诉法院的,均视为新型网络碰瓷及敲诈勒索,将不予任何的法律和经济赔偿!敬请谅解!
相关阅读

栏目精选

企业 更多

新品 更多