据 The Information 近日报道，随着人工智能硬件需求激增，全球 DRAM 内存供应持续紧张、价格不断上涨，台积电正在应英伟达要求，研究开发 3D DRAM 内存的可能性。如果这一计划最终落地，台积电将有望开辟一项新业务，但也需要面对内存市场周期性波动带来的风险，同时进一步扩大其在 AI 供应链中的影响力。
不过，台积电对此予以否认，并强调公司将继续专注于逻辑芯片代工业务。台积电一名发言人向 Toms Hardware 表示：“请注意，台积电始终专注于核心业务，即专业集成电路代工。我们的使命是多年来持续成为全球逻辑集成电路产业值得信赖的技术与产能供应商。”
尽管台积电否认了相关报道，但 The Information 援引两名了解该计划的人士称，在最大客户英伟达提出要求后，台积电已经开始为 3D DRAM 制造业务制定相关计划。
据称，这项工作由台积电副总裁徐国晋负责监督。他负责公司的先进封装业务，此前曾担任美光科技台湾地区业务负责人。
这一计划出台之际，全球正面临普遍的内存供应短缺。内存已经逐渐从一种普通商品转变为战略性资源，甚至可能决定一家企业能否按时向客户交付产品。
尽管台积电与 DRAM 制造商保持密切合作，并为客户将内存封装进系统级封装（SiP）产品中，但该公司本身并不具备 DRAM 制造所需的专业技术和生产能力，更不用说 3D DRAM 了。
与此同时，即使对于主要内存制造商而言，3D DRAM 技术距离真正量产也还有数年时间。因此，即便台积电决定推进 3D DRAM 业务，这一战略至少在未来五年内也无法缓解当前的内存短缺问题。
据IT之家了解，传统 DRAM 将存储单元排列在同一个平面上，而 3D DRAM 则通过垂直堆叠多层存储单元，提高单片晶圆能够容纳的存储容量。
目前，全球三大 DRAM 制造商美光、三星和 SK 海力士都在推进各自的 3D DRAM 项目。不过，美光的 DRAM 技术路线图显示，在真正实现 3D DRAM 之前，该公司至少还要推出四代平面 DRAM 制程技术。
台积电虽然拥有业内领先的逻辑芯片制造工艺，但 DRAM 生产需要完全不同的制造流程。如果决定进军内存制造领域，台积电就必须自行开发这些技术。
而生产 3D DRAM 的难度更高，需要采用完全不同的制造技术来构建多层存储单元，同时控制缺陷并维持可接受的良率。
如果没有具备竞争力的平面 DRAM 制程技术，几乎不可能直接开发出成熟的 3D DRAM 制造工艺，而台积电目前并不具备这样的技术基础。
如果台积电决定进入 DRAM 市场，一种可行方案是收购一家拥有自有晶圆厂的小型专业内存制造商。
通过这种方式，台积电可以获得进入先进 DRAM 制造领域的现实途径，而不必从零开始开发底层内存技术和知识产权（IP）。
不过，小型内存制造商通常不具备最先进的主流 DRAM 制程技术。因此，即使完成收购，台积电仍然需要投入数十亿美元，并花费数年时间开展研发，才能建立具备竞争力的先进 DRAM 制程。
此外，进入 DRAM 制造领域也会让台积电面临巨大的市场风险。
内存短缺往往会刺激厂商扩大产能，但新增产能最终可能导致市场供过于求，进而压低产品价格和企业利润。这种难以预测的周期性波动，势必会让台积电在进军 DRAM 市场之前更加谨慎。
与此同时，台积电进入 DRAM 业务还可能影响其与大型内存制造商之间的合作关系，尤其是 SK 海力士。
2024 年，SK 海力士与台积电达成合作，将由台积电为下一代高带宽内存（HBM）产品制造逻辑基底芯片。如果台积电未来成为 DRAM 供应商，双方之间的合作关系可能变得更加复杂。
台积电如果进入 DRAM 制造领域，还可能引发反垄断方面的关注。
目前，台积电已经在先进逻辑芯片制造领域占据主导地位，并在先进封装领域处于领先位置。如果再扩大内存生产规模，形成从逻辑芯片制造、先进封装到内存生产的垂直整合体系，监管机构可能会对此展开审查。
其中一个重点是，这种垂直整合是否会让台积电倾向于推广自家内存产品，或者对缺乏类似垂直整合能力的竞争对手形成不公平竞争优势。
当然，从另一个角度来看，台积电自主研发 DRAM 也可能增强市场竞争，为目前由三家厂商主导的内存市场引入新的供应商。
事实上，台积电并不一定需要亲自生产 DRAM，才能从先进内存需求增长中获益。
该公司可以通过其他方式，在 DRAM 产业创造的价值中占据更大份额。例如，为 HBM 制造复杂的逻辑基底芯片；利用 SoIC 混合键合技术，将内存与处理器进行集成；以及与创意电子（GUC）和成熟的 DRAM 制造商合作，开发定制化内存解决方案。
通过这条路线，台积电可以进一步扩大自己在先进内存市场中的影响力，同时避免从零开始研发具备竞争力的 DRAM 制程技术所需的巨额投入，也无需耗资数百亿美元建设更多晶圆厂。
