生成式 AI 如同病毒一般，几乎渗透到技术领域的方方面面，芯片与系统设计也未能例外。楷登电子（Cadence）高级副总裁保罗・坎宁安表示，目前处于研发阶段的芯片中，约 20%‑30% 已经借助 AI 智能体开展设计，并且该占比还在快速攀升。
从很多角度来看，楷登的最新产品是典型范例，充分体现生成式 AI 与高性能计算（HPC）将如何在工业界乃至科研领域协同发挥作用。
过去一年左右，这家 EDA 巨头推出一系列所谓 "AI 超级智能体"：面向先进封装与 PCB 布局的 AuraStack Agent、用于 SoC 设计与验证的 ChipStack、处理物理层布线的 InnoStack，以及面向模拟电路设计的 ViraStack。
与 Anthropic 的 Claude Code、OpenAI 的 Codex 类似，这套调度框架对接大语言模型（LLM），通过调度楷登现有的 EDA、测试与验证工具，实现设计与测试流程自动化。
但和众多代码助手一样，测试效果高度取决于训练数据与实际输入输出的匹配程度。楷登早期智能体大多基于通用现成大模型，这类模型对寄存器传输级（RTL）这类芯片设计内容的接触十分有限。
坎宁安谈到："开箱即用的基础模型即便能力强大，也不可能包办全部工作。它们只是起点，仍然需要做领域定制。"
为进一步强化领域适配能力，楷登本周宣布与英伟达达成合作，推出 Maestro（大师）AI 模型系列。该系列基于英伟达 Nemotron 模型家族做微调，能够适配、解析楷登自有工具的输出结果。
不出所料，更深厚的领域知识可以带来更好的输出效果。据楷登披露，Maestro 模型早期测试结果显示，对比通用基础模型，输出质量最高提升 30%，token 处理效率最高提升 5 倍。
