据报道，在EUV光刻机受限的背景下，中国芯片制造商正将DUV多重曝光技术的潜力压榨到极限。最新拆解数据显示，中国厂商在不使用EUV的情况下，已经实现了5nm级工艺的量产，DUV光刻机正在这场突围中扮演核心角色。
某厂商的第三代7nm级N+3工艺的实测指标令人侧目。在对一款中国芯片的拆解中，N+3的最小金属间距仅为32.5nm，比英特尔18A工艺在Panther Lake上使用的36nm间距还要紧凑约10%。晶体管密度达到约113.4 Mtr/mm²，高于台积电N6工艺的107.7 Mtr/mm²。这是纯DUV光刻交出的成绩单，没有EUV参与。
实现这一密度的关键，是自对准四重曝光（SAQP）与设计工艺协同优化（DTCO）的深度结合。在最精细的金属层上，中国厂商用四次图案化替代了EUV的一次曝光，配合减少鳍数量、收紧单元间距等手段，把DUV的分辨率天花板向上顶了一大截。
成本层面同样有行业共识支撑。Fractilia联合创始人Chris Mack指出，业内普遍认为193nm浸没式DUV做三次曝光的成本，大约与EUV一次曝光持平。这意味着在特定节点上，DUV多重曝光并非不计代价的蛮干，而是一条在设备受限下仍然具备经济可行性的工程路径。
国产DUV设备也在同步补位。据The Information报道，国产浸润式DUV曝光机已进入量产阶段，首批设备已交付，2026年预计生产约5台，2027年扩至约20台。设备自主与工艺突围正在形成合力，让DUV这条路线从权宜之计变成可持续的工程选择。
